Giới thiệu bộ nguồn USB, vì đế mở rộng cần đảm nhận chức năng truyền dữ liệu nên phần cáp liên quan yêu cầu tối thiểu cáp 16C. Trong quá trình truyền dữ liệu, chủ yếu có hai bộ tín hiệu vi sai TX / RX. CC1 và CC2 là hai khóa. Ghim để phát hiện kết nối, phân biệt mặt trước và mặt sau, phân biệt DFP và UFP, nghĩa là chính và phụ; cấu hình Vbus, có hai chế độ USB Type-C và USBPower Delivery; cấu hình Vconn, khi có chip trong cáp, Tín hiệu truyền CC, CC sẽ trở thành Vconn cấp nguồn.
Đặc điểm kỹ thuật truyền tải điện của HUB, dòng tiêu chuẩn dây là 3A, dòng điện của đầu nối phù hợp là 5A và giao thức thông số kỹ thuật USB Type-C có thể hỗ trợ lên đến 20V / 5A. Nếu thông số kỹ thuật này là bắt buộc, cần phải thêm một chip USB PD bổ sung. Trên thực tế, mạch đế mở rộng hiện tại có thể đạt 20V / 3A, đủ để cung cấp năng lượng cho các thiết bị điện tử hiện tại. Cấu hình đế mở rộng Vbus là mạng Vbus tại bộ điều hợp kết nối và thiết bị kết nối. Dòng Vbus_DS_C là khoảng 3A, và dòng tối đa của VBus_US là khoảng 2,6A.
Thông số loại C xác định cường độ dòng điện mà chân CC cần cung cấp hoặc bao nhiêu điện trở Rp để sử dụng trong DFP ở các chế độ khác nhau; Điện trở Rd=5.1k, điện trở Rp là một giá trị không xác định, xem theo hình trước Có một số chế độ cấp nguồn cho USB Type-C, làm thế nào để bạn phân biệt chúng? Tùy thuộc vào giá trị của Rp, giá trị của Rp là khác nhau và điện áp được phát hiện bởi chân CC là khác nhau, sau đó nó được sử dụng để kiểm soát chế độ cung cấp điện mà phía DFP triển khai. Cần lưu ý rằng có hai dòng CC trong hình trên, nhưng thực tế chỉ có một dòng CC trong cáp mà không có chip.
DFP (Cổng hướng xuống dòng) là chính (Máy chủ), UFP (Cổng hướng lên) là phụ (Thiết bị). Có một điện trở kéo lên Rp trên chân CC của DFP và một điện trở kéo xuống Rd trên UFP. Khi không được kết nối, VBUS của DFP' không được xuất. Sau khi kết nối, chân CC được kết nối và chân CC của DFP sẽ phát hiện điện trở kéo xuống Rd của UFP, cho biết rằng nó đã được kết nối và DFP sẽ bật công tắc nguồn Vbus và cấp nguồn cho UFP . Và chân CC nào (CC1, CC2) phát hiện điện trở kéo xuống để xác định hướng chèn giao diện và chuyển đổi RX / TX bằng cách này.
Chân CC được sử dụng để phát hiện chèn tích cực và tiêu cực. Theo quan điểm của DFP, khi CC1 được kéo xuống, đó là chèn tích cực.
Khi CC2 được kéo xuống, nó có nghĩa là chèn ngược lại. Sau khi phát hiện cắm âm và dương, tín hiệu USB tương ứng sẽ được xuất ra.
MUX được tích hợp ở bên phải của hình bên dưới. Tín hiệu được chèn ở phía trước và phía sau sẽ được chuyển đổi bởi MUX. Khi nó được đưa vào, nó sẽ được chuyển sang
SSRX1& SSTX1, khi chèn ngược, chuyển sang SSRX2& SSTX2.
Phần tín hiệu nối tiếp tốc độ cao:
Tín hiệu DisplayPort, sử dụng chế độ 2 làn DP trong thiết kế này, hỗ trợ độ phân giải 4kx2K @ 30Hz, tốc độ một làn là 5,4Gbps (HBR2), để đảm bảo tính toàn vẹn của tín hiệu DP, nó phải đáp ứng trở kháng vi sai 100Ω;
Tín hiệu HDMI, độ phân giải đầu ra HDMI là 4Kx2K @ 30Hz, Tốc độ dữ liệu [0..2] lên đến 3,4Gbps, Tốc độ xung nhịp là 300MHz và trở kháng khác biệt là 100Ω;
Tín hiệu USB3.0 có tốc độ truyền lý thuyết là 5,0Gbps, là một liên kết nối tiếp tốc độ cao và phải được xử lý nghiêm ngặt theo phương pháp đường truyền vi sai để đáp ứng trở kháng vi sai 90Ω;
Tín hiệu USB2.0: Tốc độ truyền lý thuyết là 480Mbps (HighSpeed), thấp hơn nhiều so với tín hiệu DP và USB3.0. Để thu được tín hiệu và hiệu ứng EMI tốt hơn, vẫn nên xử lý theo phương pháp dòng vi sai để đảm bảo trở kháng vi sai 90Ω;
